Instruction register

Lumbard ucidental Quest articol chì l'è scrivuu in lombard, grafia milanesa.

On instruction register (register di istruzion in lombard) a l'è on register de la CPU, part de la soa unità de controll, doperaa per contegnì l'istruzion che l'è dree a vess eseguida o decodifegada, e la tegn dent finna a la fin de l'esecuzion, che la pò mettegh anca on bon numer de cicli.

I processor pussee compless hinn dotaa de pipeline di istruzion, che la permett de parallelizzà el lavorà del processor in tra i fas different de l'esecuzion del ciclo di istruzion, e donca gh'è pussee instruction register.

Esempi de esecuzionModifiché

Chichinscì a vedom on semplis esempi, faa cont el LC-3, de programma che 'l complementa a du on numer in del register R0, per vedè 'me che hinn i register interessaa.

L'è daa cas che in R0 el gh'è giamò on numer e che el program counter el sia mituu a x3000:

Op-code Operand IR (test) IR (esadecimal) PC R0
NOT R0,R0 NOT R0,R0 x903F x3001 -R0+1
ADD R0,R0,#1 ADD R0,R0,#1 x1021 x3002 -R0

In l'IR el gh'è semper, donca, el numer che 'l reppresenta l'istruzion che l'è in quell moment gestida del processor.

RiferimentModifiché

Vos corelaaModifiché